本方(fang)案(an)主要负(fu)责三相电(dian)压电(dian)流(liu)信号的的采(cai)集和(he)信号处理(li)，采(cai)用(yong)(yong)双FPGA+DSP架构，主要由FPGA处理(li)单(dan)元(yuan)、DSP处理(li)单(dan)元(yuan)、光纤(xian)接(jie)(jie)口(kou)单(dan)元(yuan)、ADC接(jie)(jie)口(kou)单(dan)元(yuan)以(yi)及(ji)DAC接(jie)(jie)口(kou)单(dan)元(yuan)组(zu)成。FPGA处理(li)单(dan)元(yuan)选用(yong)(yong)中科亿海(hai)微的EQ6HL130和(he)EQ6HL9型FPGA。EQ6HL130负(fu)责对外接(jie)(jie)口(kou)，包括千兆(zhao)以(yi)太网接(jie)(jie)口(kou)、AD/DA接(jie)(jie)口(kou)、GPS授时接(jie)(jie)口(kou)、变流(liu)器数字量接(jie)(jie)口(kou)、USB-C接(jie)(jie)口(kou)实现。EQ6HL9负(fu)责上(shang)(shang)电(dian)控制、电(dian)压电(dian)流(liu)监(jian)控、信号处理(li)流(liu)程(cheng)监(jian)控管理(li)、故障上(shang)(shang)报等功(gong)能。DSP负(fu)责信号处理(li)算法。本方(fang)案(an)具(ju)有(you)接(jie)(jie)口(kou)丰富可(ke)扩展、信号处理(li)性(xing)能高(gao)、全链路延时低、高(gao)可(ke)靠高(gao)可(ke)用(yong)(yong)的特点。

图 系统框(kuang)图

1、基于FPGA+DSP异构架构，主(zhu)FPGA负责对外(wai)接口，DSP负责核心处理算法，从(cong)FPGA进行整板(ban)自(zi)检和监控管(guan)理，功能(neng)划(hua)分清(qing)晰；

2、对外接口丰富

1）六路ADC采(cai)样(yang)电路，可实(shi)现三(san)(san)相电压、三(san)(san)相电流(liu)的同时采(cai)样(yang)；

2）八(ba)路DAC模数转(zhuan)换电路，可实现将原始或处(chu)理后数据转(zhuan)为模拟信号输出；

3）八路数字信号输出，可实现将原始或处(chu)理后数据通过(guo)RS422/RS485接(jie)口输出；

4）多路光(guang)纤(xian)接(jie)口(kou)，FPGA与DSP均(jun)有对外光(guang)纤(xian)接(jie)口(kou)，有灵活的扩展性；

5）USB-C调(diao)试接口(kou)，调(diao)试便(bian)捷，可用(yong)过通用(yong)TYPE-C数据线实现设备调(diao)试。

3、全链路低延(yan)时(shi)，采用高性能DSP实(shi)现数据处(chu)理算法，处(chu)理延(yan)时(shi)可达us级，配合(he)FPGA的(de)高速数据并行(xing)处(chu)理能力，全链路延(yan)时(shi)在us级；

4、高(gao)可(ke)靠性，采(cai)用从FPGA对整板以及主FPGA和(he)DSP进行监控，具备故障上(shang)报，异(yi)常(chang)保护(hu)等功能。